¡Más rápido que el navegador!
14 relaciones: Algoritmo de marcador, Algoritmo de Tomasulo, Arquitectura de computadoras, Código de operación, David A. Patterson, John L. Hennessy, Microprocesador, MIPS (procesador), Reduced instruction set computing, Segmentación de cauce, Superescalar, Unidad aritmética lógica, Unidad de coma flotante, VLIW.
Algoritmo de marcador
El algoritmo de marcador es un método centralizado, utilizado en el CDC 6600 para planificar de manera dinámica la segmentación, de forma que las instrucciones pueden ser ejecutadas fuera de orden cuando no existen conflictos y el hardware está disponible.
¡Nuevo!!: DLX y Algoritmo de marcador · Ver más »
Algoritmo de Tomasulo
El algoritmo de Tomasulo es un algoritmo de planificación dinámica desarrollado por Robert Tomasulo, de IBM.
¡Nuevo!!: DLX y Algoritmo de Tomasulo · Ver más »
Arquitectura de computadoras
La arquitectura de computadoras, también llamada arquitectura de ordenadores en algunos casos, es el diseño conceptual y la estructura operacional fundamental de un sistema de computadoras.
¡Nuevo!!: DLX y Arquitectura de computadoras · Ver más »
Código de operación
En informática, un opcode (operation code) o código de operación es la porción de una instrucción de lenguaje de máquina que especifica la operación a ser realizada.
¡Nuevo!!: DLX y Código de operación · Ver más »
David A. Patterson
David A. Patterson es profesor de Ciencias de la computación en la Universidad de California, Berkeley desde 1977, habiendo recibido varios grados, entre ellos el PhD de UCLA.
¡Nuevo!!: DLX y David A. Patterson · Ver más »
John L. Hennessy
John LeRoy Hennessy es fundador de MIPS Technologies; fue el décimo presidente de la Universidad Stanford.
¡Nuevo!!: DLX y John L. Hennessy · Ver más »
Microprocesador
El procesador o microprocesador es la unidad de procesamiento principal de un ordenador, es por ello la unidad más importante, el «cerebro» de un ordenador.
¡Nuevo!!: DLX y Microprocesador · Ver más »
MIPS (procesador)
Con el nombre de MIPS (siglas de Microprocessor without Interlocked Pipeline Stages) se conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS Technologies.
¡Nuevo!!: DLX y MIPS (procesador) · Ver más »
Reduced instruction set computing
En arquitectura computacional, RISC (del inglés Reduced Instruction Set Computer, en español Computador con conjunto de instrucciones reducido) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales.
¡Nuevo!!: DLX y Reduced instruction set computing · Ver más »
Segmentación de cauce
La segmentación de cauce, también denominada pipeline, es una técnica empleada en el diseño de procesadores, basada en la división de la ejecución de las instrucciones en etapas, consiguiendo así que una instrucción empiece a ejecutarse antes de que hayan terminado las anteriores y, por tanto, que haya varias instrucciones procesándose simultáneamente.
¡Nuevo!!: DLX y Segmentación de cauce · Ver más »
Superescalar
Superescalar es el término utilizado para designar un tipo de microarquitectura de procesador capaz de ejecutar más de una instrucción por ciclo de reloj.
¡Nuevo!!: DLX y Superescalar · Ver más »
Unidad aritmética lógica
En computación, la unidad aritmética lógica o unidad aritmético-lógica, también conocida como ALU (siglas en inglés de arithmetic logic unit), es un circuito digital que realiza operaciones aritméticas (suma, resta) y operaciones lógicas (SI, Y, O, NO) entre los valores de los argumentos (uno o dos) Por mucho, los circuitos electrónicos más complejos son los que están construidos dentro de los chips de microprocesadores modernos.
¡Nuevo!!: DLX y Unidad aritmética lógica · Ver más »
Unidad de coma flotante
Una unidad de coma flotante (adaptación del inglés floating-point unit o literalmente traducido unidad de punto flotante) o, también conocido como coprocesador matemático, es un componente de la unidad central de procesamiento especializado en el cálculo de operaciones en coma flotante.
¡Nuevo!!: DLX y Unidad de coma flotante · Ver más »
VLIW
La arquitectura de CPU de palabra de instrucción muy larga (VLIW, del inglés very long instruction word) implementa una forma de paralelismo a nivel de instrucción.
¡Nuevo!!: DLX y VLIW · Ver más »
